芯片七纳米制程，是指晶体管之间的间距是七纳米，还是晶体管的尺寸

芯片的纳米制程时，先来相识纳米的寄义，它就是一个长度单元，相当于0.000000001公分，可能我们对数字前面的0没有感受。如果一张纸的厚度是0.1毫米，要将这张纸的厚度切成10万条线，也就相当于1纳米。这个长度并不是晶体管的间距，而是晶体管内部电流从起点流向终点要经由一道闸门，而这个闸门的宽度就是芯片中所说的纳米单元。晶体管的闸门是整个电路的开关，控制着晶体管的电流。事情都要靠它来完成。当在断开的状态下就是0，毗连的时候就是1，而硅中的电荷是分为两种，在N极时就是负电子在运动，在P极时就是正电子在运动。

晶体管越小也就意味着在单个晶圆体上能塞入更多的晶体管，相同晶圆体面积的情况下，这样就可以以更小的功耗来容纳更庞大的电路系统，也就意味着了电路系统集成度更高，能实现更大的运行速率。随着尺寸的越来越小，要解决的技术问题也就越多，厂商的研举事度也就越高。现在的7nm的制造工艺已经靠近物理极限，而台积电现在已经准备研制5nm制造工艺，真要乐成基本算是要突破物理极限了。

随着半导体工艺的进一步生长到5nm甚至3nm之后，电路中最窄的地方甚至只有十几个原子的厚度，面临半导体工艺的极限，量子隧穿效应就会发生，导致泄电流增加。至于摩尔定律还能走多远，看法并纷歧致，有预测认为摩尔定律的极限将在2025年左右到来。科研人员不停用替代质料，硅质料的优势也在不停降低！好比全新的III-V族化合物半导体、硅烯等等新的质料的使用，让所谓的摩尔定律，也在被挑战！